光互联向内迁移：Scale-In将光学链路移入托盘，带宽机会可达Scale-Up的10倍
核心结论
光学技术正向机箱内部迁移，其瞄准的内存层级是系统中带宽最大的部分，约为每GPU扩展带宽的十倍、横向扩展带宽的一百倍。资本已在流动：英伟达分别向Lumentum和Coherent投资20亿美元，Marvell为Celestial AI投入32.5亿美元，而谷歌与Marvell的认股权证所对应的营收上限高达1200亿美元。
在本报告中，“缩放内”指代芯片间及芯片与内存之间的光互连，传输距离从几毫米到约一米不等；Lumentum首席执行官于8月27日称其为“未来12至18个月最值得关注的方向”。
由于英伟达将其用于其他场景，该术语存在多重含义，第3节将厘清各方的具体所指。关键在于第7节：据我们了解，谷歌正在进行规模最大的缩放内探索，其核心是内存池化；认股权证披露的范围——“内存接口控制器及近内存计算”——正是我们认为其公开的技术路线图。
相关工作尚处于早期阶段，首代产品性能远低于上述上限。
1. 缩放内的“亮相周”
在8月27日的一场投资会议上，Lumentum首席执行官迈克尔·赫尔斯顿表示：“我认为最具意义的变化将是缩放内，这也是未来12至18个月需要关注的重点……你会看到它真正进入机箱内部，实现内存之间以及GPU之间的高带宽互联吗？”他所描述的是机箱内的光互连。
此外，在Semicon Taiwan展会首日，imec的演示文稿也将缩放内纳入其关于芯片间三维集成光学互连的演讲内容。
同样在8月27日，Marvell在其2027财年第二季度财报电话会上表示，公司对2028财年扩展端光学产品的收入预期较此前显著上调；此前一个季度，该公司曾将该细分市场定位于约3亿美元规模。
同时，Marvell预计在2027财年向供应商支付约10亿美元的产能预付款。由于扩展端光学与缩放内均采用相同的激光器、光学引擎、封装及测试流程，只是传输距离更长，因此两者在部件层面具有共通性。
扩展端光学已于2027年开始出货，而缩放内则需再过两到三年甚至更久，因为这些部件还需满足机箱内部更为严苛的热管理、可靠性、测试等要求。
在财报电话会前一周的8月19日，谷歌与Marvell宣布达成一项合作，根据备案文件所述，该合作“涵盖一系列面向TPU生态系统的定制硅基项目”。
Marvell向谷歌授予了一份认股权证，最多可发行5900万股股票。其中大部分按240期等额归属，每期对应5亿美元的合格收入，直至2033财年结束，这也正是媒体所称“1200亿美元”上限的由来。
上述收入并无任何承诺。认股权证披露的业务范围包括AI推理加速器、存储控制器、网络接口控制器、内存接口控制器以及近内存计算。
我们认为后两项涉及缩放内背后的内存池化层级，第7节将对此作出说明。
在Hot Chips 2026大会上，英伟达将“缩放内”用于DPU服务网络，而Meta则将其应用于其MTIA 400加速器内部的芯粒级数据传输。如今，“缩放内”至少已有三种不同的技术含义。
2. 本报告中的定义：机箱内的光互连，传输距离从几毫米到约一米
在本报告中，“缩放内”特指机箱内部服务于内存之间及GPU之间高带宽互联的光互连，涵盖芯粒与计算芯片之间的裸片间连接，以及XPU与HBM等芯片与内存之间的连接，传输距离从几毫米至约一米不等。
XPU与内存池之间的连接属于相邻的内存池化架构，本报告将其单独讨论。该术语亦以“scaling-in”或“scale-inside”的形式出现。
AI系统在不同物理层级采用不同的互连介质：封装内部以CoWoS、中介层及RDL为主；板级主要依赖PCB走线与重定时器；机架内部通过铜质DAC和AEC电缆承载扩展端流量；数据中心内以可插拔光学模块为主，跨数据中心则以相干光学为主。
随着每XPU带宽需求的提升，光学技术逐层渗透，电光边界不断向芯片端靠近。
这也解释了为何各层级的带宽需求逐级攀升：横向扩展以网络端口带宽衡量，扩展端以交换矩阵带宽衡量，而缩放内则逼近内存带宽。互连越接近芯片，每XPU的总带宽越高，功耗与密度要求也愈加严苛。
比较这些层级时需进行换算：1字节等于8比特，因此1 TB/s即8 Tb/s；链路带宽既可单向标注，也可双向标注。Lumentum在ECOC 2025上的材料显示，Blackwell、Rubin和Feynman三款GPU的扩展端单向带宽分别为7.2 Tbps、14.4 Tbps和28.8 Tbps，而英伟达则将NVLink 6的双向总带宽标为3.6 TB/s。
当方向统一后，两者数值一致：Lumentum的14.4 Tbps为单向带宽，英伟达的3.6 TB/s则是同一链路的双向总和。本报告所有带宽数据均按单向标注，内存总线数值为聚合值。
光学边界由横向扩展逐步向缩放内推进。来源：FUNDA。
3. 除英伟达外，各方均指向机箱内部
光学与内存领域的从业者将“缩放内”用于机箱内部的层级。Marvell在其解决方案页面中将产品组合定位为“覆盖缩放内、扩展端、横向扩展及跨数据中心架构”，其博客则称内部层级为“scale-inside”，即XPU内部计算芯片与内存芯片之间的裸片间互连，并延伸至机箱内的芯片间连接。
Avicena将其定义为“AI缩放内（裸片间及裸片与内存间的互联）”，传输距离从几毫米至一米不等。Keysight将其界定为“包含硅前设计、芯粒、内存以及裸片间/封装内互连的硅与封装领域”。
Eliyan则将其市场范围表述为“AI扩展端与缩放内网络”。帕洛阿尔托初创企业LightXcelerate称其光学芯粒支持UCIe、UALink、PCIe、CXL及NVLink下的缩放内、扩展端与横向扩展应用。
行业高管对该术语的使用亦无二致。Coherent首席技术官朱莉·恩格在Celesta Capital TechSurge论坛上，与Eliyan创始人拉敏·法尔贾德拉德及Lumentum云首席技术官马特·西萨克共同探讨光学部署顺序时指出，跨数据中心与横向扩展已进入实施阶段，大规模扩展端部署将于明年启动，随后才是缩放内；她将缩放内描述为在裸片间铜互连资源耗尽时，用光解决“裸片间互连”问题。
她还提到，NRZ信号在短距链路中重新受到关注，“尤其是在扩展端及裸片间的缩放内场景中”。
Eliyan创始人拉敏·法尔贾德拉德、Coherent首席技术官朱莉·恩格及Lumentum云首席技术官马特·西萨克就光学部署顺序发表看法。来源：Celesta Capital TechSurge，2026年8月。
学术界也已采纳这一术语。在Semicon Taiwan开幕当天，imec于ITF Taiwan论坛上展示了一张题为“用于芯片间缩放内互连的三维集成光学”的幻灯片，介绍了低速SerDes的宽而慢的区域I/O，以及从可插拔光学到共封装光学、再到直接堆叠于XPU与HBM下方的光学层的演进路径。
在imec的图表中，到2035年，三维集成光学在单位能耗下的带宽密度（Gbps/mm每pJ/bit）将比共封装光学高出约两个数量级。这则消息发布仅晚于Lumentum和Marvell的相关声明四天。
imec在Semicon Taiwan ITF Taiwan论坛上的演示：用于芯片间缩放内互连的三维集成光学。来源：imec。摄影：Jukan（X平台账号@jukan05），2026年8月31日。
在Hot Chips 2026大会上，英伟达却将该术语用于另一层级。在其五网AI工厂模型中，“缩放内”与BlueField-4 DPU相配合，构成面向每个节点的基础设施网络，负责CPU代理能力、存储、安全及编排等功能，带宽为每Vera Rubin计算机箱800 Gb/s，另加4×1.6 Tb/s的横向扩展带宽。
英伟达还拥有本报告所讨论的内存池化层级，名为Context Memory（CMX），依托BlueField-4构建，但并未将其称为“缩放内”。Meta的MTIA 400演示文稿则将“缩放内DMA及流式规约”用于封装内芯粒间的电气互连数据传输。
微软Azure文档长期以来一直将“缩放内”用于自动伸缩中的虚拟机实例移除。下表列出了各术语的具体含义。
Meta MTIA 400：多芯粒架构内部的缩放内DMA与流式规约。来源：Meta，Hot Chips 2026。
本报告所界定的“缩放内”、该术语的其他用法及其相邻的内存池化层级。来源：FUNDA，基于公开资料重新绘制。MPU指内存处理单元，详见第7节。
英伟达以其CMX之名销售本报告所述的内存池化层级，已分别向Lumentum和Coherent投资20亿美元并签订采购协议，同时还获得了Groq的SRAM优先推理技术授权。
其现有扩展端机柜仍采用铜缆方案。
英伟达AI工厂的五大网络基础设施。“缩放内”与BlueField-4配套。来源：英伟达，Hot Chips 2026。
点赞
收藏
点踩
分享