EDA崩溃与巨大的人工智能机遇

简介——芯片设计流程

我们过去曾就 EDA（电子设计自动化）软件进行了大量阐述。对于对该领域尚不熟悉的初学者来说，最近与亚德诺公司一位副总裁的专家电话会议为这一领域提供了一个全面而清晰的概览：

“EDA 的应用方式会因您是从事数字设计还是模拟设计而有所不同。让我先从数字设计说起，因为目前许多公司都把重点放在这一领域。在进行数字设计时，您首先需要明确自己想要构建的产品规格。这些规格通常以某种自然语言形式呈现。随后，该规格会被转化为前端逻辑设计，工程师们利用各种逻辑元件来实现这一设计。完成这一设计阶段后，便进入 RTL 生成阶段。RTL 实际上就是用于实现该设计的代码——它可以采用诸如 Verilog（一种用于建模电子系统的硬件描述语言）等语言编写。接下来，RTL 会经过验证环节：我们会对这些逻辑进行测试，以确保其运行正常。在这一阶段完成后，便会进入后端或物理设计阶段，在此阶段，您会将逻辑设计实际映射到要实现的芯片区域中。当物理设计完成之后，还会进行新一轮的测试，以确保所有逻辑、所有时序均能正常工作。只有在完成最后的物理设计测试之后，设计才能正式进入制造环节，准备进行流片。以上就是构建微控制器或各类数字设计的高级步骤。大多数半导体公司都会借助多种软件工具，帮助他们顺利完成这些不同的设计阶段。在整个工作流程中，最常合作的两家公司分别是 Cadence 和 Synopsys，此外还有西门子作为第三家合作伙伴。通过提供一体化的工作流程，这两家公司大大简化了这一过程，使我们能够高效地完成各个阶段的工作。我们同时使用这两家公司的产品：在模拟设计方面，我们主要依赖 Cadence；而在数字设计方面，则更多地使用 Synopsys。我们几乎从头到尾都充分利用了他们的全流程工作流……”