面向计算机体系结构学者的零知识证明入门
零知识证明的硬件加速正在成为计算机体系结构的新热点。zkSNARKs 生成 192 字节的紧凑证明，zkSTARKs 提供后量子安全但证明体积达数 MB。证明生成时间比原始程序慢 5-6 个数量级，成为实际应用的主要瓶颈。GPU、FPGA、ASIC 加速方案正从多标量乘法和 Merkle 树两个核心计算核入手优化。 
评论
点赞
收藏无损压缩大模型：不妥协的推理加速方案
探讨无损压缩技术如何在不牺牲精度的前提下优化大模型推理的数据传输瓶颈。文章分析了DFloat11、ZipServ和Invariant Bit Packing等方案，通过压缩BF16指数字节减少PCIe/NVLink传输开销，实现最高40倍加速或让48GB模型运行在40GB显存上。同时展望了云端卸载、SmartNIC及NVIDIA B200硬件解压引擎在5D并行部署中的应用前景。 
当 AI 进入架构设计循环：什么才算真正的贡献？
人工智能正开始塑造建筑机制、工作负载和评估方式。为了更好地理解这一趋势，我们需要一种简洁且共享的方式，以保留足够多的流程信息，供其他团队用于评估并在此基础上进一步发展人工智能辅助的各类成果。在罗利举行的第53届ISCA大会上，人工智能在建筑领域的应用已不再只是闲聊话题。在走廊里，[…] 
ISCA 2026 会议行程报告
SIGARCH发布的ISCA 2026会议行程回顾，包含时间地点及概况。属于机构常规通稿，缺乏具体的技术亮点、独家洞察或深度评论，对技术读者的实际参考价值有限。
严谨全系统时序仿真的回归
文章指出由于现代系统复杂性增加，传统的周期级全系统仿真因速度过慢而变得不切实际，导致研究者转向近似方法。作者主张回归严谨的全系统时序仿真，但需采用统计采样方法而非固定指令窗口，以捕捉OS、中断和I/O交互等关键行为。文章详细对比了不同测量指标（如IPC与U-IPC）和采样技术（如SimPoint与SMARTS），并提出了一种基于QFlex 3.0的新采样框架，同时讨论了状态生成、功能仿真墙、检查点支持等开放挑战。 
代理安全：来自计算机体系结构的教训
文章从计算机体系结构的角度探讨 AI Agent 的安全问题。指出除了明显的错误文件外，Agent 执行任务前未完全理解上下文导致的时序泄露、缓存残留等隐蔽风险更值得关注。核心问题是当 Agent 行动后留下数据残差时，责任归属不明确。
架构与系统正在变革：智能代理协同设计时代架构师的角色
文章指出当前AI数据中心的技术栈建立在旧有的软硬件契约之上，无法适应新的负载需求。内存系统在TB级容量下不堪重负，异构加速器也被强行部署。随着数据中心能耗预计超过1000（单位未明示，通常为兆瓦或特定能源单位），架构师的角色正在从单纯的设计者转变为与AI代理共同设计的协调者。文章强调了在Agentic Co-Design时代，重新审视系统架构和软硬件协同设计的重要性，以应对日益增长的计算和能效挑战。 
从控制到数据再到价值：并行计算的第三维度
文章回顾了并行计算的发展历史，提出了第三个并行维度。第一轴是控制级并行，以程序计数器为中心，带来了高性能计算时代；第二轴是数据级并行，以张量调度为中心，服务于深度学习。作者暗示存在第三轴，旨在将“价值”置于核心，可能指向更高效的资源利用或新的计算范式。这是一篇具有宏观视野的技术架构分析，适合对计算机体系结构演进感兴趣的读者。 
SIGARCH 旧金山晚宴：探讨 2035 年 AI 如何重塑计算机系统
SIGARCH 和 CRA-I 在旧金山举办了一场名为“杰斐逊晚宴”的行业沙龙，由威斯康星大学马克·希尔教授组织。会议聚集了行业领袖，讨论到 2035 年人工智能将如何重塑计算机系统，并展望了未来一万倍性能提升的可能性。文章主要报道了该活动的举办情况、参与者和讨论主题，属于典型的行业协会活动通稿。 
第四届数据预取锦标赛：第二部分
本文是第四代数据预取锦标赛（DPC-4）的第二部分，也是最后一部分。文章详细分析了剩余的四位参赛者的预取算法，解释了它们的工作原理及有效性。最后，作者总结了所有八个预取器的表现趋势和关键发现，为硬件性能优化提供了具体的技术参考。
第四届数据预取竞赛（DPC-4）综述：第一部分
SIGARCH 发布文章，总结 2026 年 HPCA 会议期间的第四届数据预取竞赛（DPC-4）的关键贡献。文章重点分析了参赛算法的功能性创新，并解释了其背后的技术逻辑。作为系列第一部分，主要面向计算机体系结构领域的研究人员和工程师，提供关于最新数据预取技术的学术综述。
超越量子比特：混合 CV-DV 量子计算的系统级视角
SIGARCH 发布博文，介绍 ASPLOS 2026 教程中关于混合连续变量与离散变量量子计算的系统级视图。内容涵盖基础原理、编译栈、基准测试方法及编程工具，旨在概述这一新兴架构的关键要素。
计算机体系结构的AlphaZero时刻已到来
文章指出计算机芯片设计长期依赖人类直觉，在摩尔定律失效后，这种范式已难以为继。随着设计空间变得极其庞大，传统方法无法再承受试错成本。现在，类似AlphaZero的强化学习技术正在改变这一局面，能够自动探索和优化芯片架构，标志着该领域进入了一个新的自动化和智能化时代。 
揭秘神经网络：侧信道攻击之旅
作者回顾了自己从早期逆向工程神经网络的研究（如 CSI-NN 等）出发，深入侧信道攻击领域的历程。文章探讨了如何利用侧信道攻击手段揭示现代深度神经网络（DNN）的内部秘密，并介绍了近年来该领域在利用侧信道攻击发现模型机密方面的显著进展和实际应用场景。 
稀疏化还是量化？来自硬件架构师的深度解析
文章从硬件架构师视角深入对比了大模型压缩中的稀疏化（Sparsity）与量化（Quantization）技术。指出稀疏化虽能减少计算，但非结构化稀疏导致内存访问混乱，硬件需付出巨大路由代价；结构化稀疏则是妥协方案。量化旨在减小数据位宽，但极端量化（如2-bit）带来的元数据和缩放因子管理开销可能抵消收益。作者认为两者并非对立，而是压缩光谱的不同部分，未来需要深度的软硬协同设计和通用压缩抽象，以应对生成式AI时代的挑战。
CXL相干互联指南：5条关键编程与架构规则
UCSD研究团队基于大量实测数据，总结CXL等相干互联技术的5条编程与架构规则。核心发现包括：CXL是高延迟大容量内存，不能替代DRAM；Intel旧款CPU远程访问CXL时LLC利用率极低，需绑定工作负载；AMD平台存在读写带宽不对称现象；增加CXL内存反而可能降低系统平均延迟；CXL容量扩展能解决AlphaFold3等AI科学计算中的OOM问题。文章提供了具体的硬件性能数据和架构建议，适合系统工程师和架构师参考。 
从理论到实践：介绍“架构棱镜”，一项 AI 优先学术对话实验
SIGARCH 官方博客发文，介绍其推出的 "Architectural Prisms" 实验项目。文章指出传统同行评审面临投稿量激增、审稿人疲劳和激励错位等问题，主张引入 AI 重构学术对话流程。内容属于机构例行发布，旨在宣传新举措，缺乏具体的技术细节、个人踩坑经验或具有争议性的深度观点，对技术读者的互动吸引力有限。
论文评审中的智力冲突导致的道德滑坡
探讨学术论文评审中的智力冲突导致的道德风险。指出利益冲突评审不仅伤害作者职业生涯，还阻碍领域进步，且现行流程未充分重视此问题。涉及学术伦理和评审机制，对科研人员和管理者有讨论价值。 
为AI时代重构同行评审
文章提出利用大型语言模型重构学术同行评审流程。作者设计了三个具有特定角色的LLM代理：守护者（负责挑错和压力测试）、综合者（评估文献背景和贡献）和创新者（检查新颖性）。这些代理将非结构化的评论转化为标准化的数据，辅助人类编辑做出更快、更一致的决策。文章还探讨了检索增强生成（RAG）在解决最新文献覆盖不足方面的作用，并提出了一个包含即时反馈和人工最终裁决的混合评审未来工作框架。
LLM在学术同行评审中的作用
文章探讨了大型语言模型在学术论文审稿流程中的潜在角色。作者指出，当前审稿人普遍面临工作过载和疲劳的问题，导致审稿质量下降。尽管许多会议禁止使用LLM，但私下使用已很普遍。文章主张不应简单禁止，而应建立规范化的使用框架，例如使用私有部署的LLM来辅助客观性检查（如代码一致性、逻辑验证），将人类审稿人解放出来专注于主观创新性的判断。同时提出了具体的实施建议，如 artifact evaluation 自动化、审稿辅助摘要生成以及审稿质量控制等，认为这是提升学术出版效率和质量的有效途径。
基于距离的指令集：高效解决寄存器重命名难题
文章介绍了一种基于距离的指令集架构（如STRAIGHT, Clockhands, TURBULENCE），旨在解决现代CPU核心宽度增加带来的寄存器重命名瓶颈。传统ISA中，寄存器重命名需要复杂的硬件支持，限制了并行度的进一步提升。新的距离-based ISA通过引用指令产生的相对距离来指定操作数，消除了假依赖，从而省去了寄存器重命名硬件。作者团队已在FPGA上验证了STRAIGHT和Clockhands，并流片了STRAIGHT芯片。文章认为这种架构不仅适用于CPU，也特别适合GPU，因为GPU可以通过驱动程序灵活替换内部指令集，有望在未来实现更高效的乱序执行。 