你能设计一块芯片吗?协议模拟器 ASIC 竞赛正式启动
Jane Street 继上月“逆向工程芯片”挑战后推出新竞赛:设计一款开源的通用协议模拟器 ASIC。目标不是简单集成 UART、SPI、I2C 模块,而是打造一颗带专用指令集的小 CPU,通过精确控制引脚读写和时序,让芯片流片后仍能以固件方式支持新协议, 可用于硬件调试与逆向工程,灵感可参考 RP2040 的 PIO 和 TI Sitara 的 PRU。 基础目标是 UART、SPI、I2C,进阶目标包括低速 USB 和 10Mbit 以太网,也可考虑 JTAG、SWD、PS/2、CAN 等。 工艺采用 IHP 的 130nm CMOS5L,经 Tiny Tapeout 流片,从 CMOS5L Verilog 模板起步,面积上限为 8×4 共 32 个 tile,约 1 mm²、每 tile 约 1K 逻辑单元,指令存储建议用 SRAM 而非触发器,并提醒尽早综合、检查布局布线和时序。 作品须开源,建议组队,截止 2027 年 1 月 18 日,最具新意的设计将由 Jane Street 出资在 2027 年 3 月的 CMOS5L shuttle 上流片,获奖者可拿到芯片和开发板实测。 官方还鼓励展示设计语言与验证方法,包括形式化方法、约束随机测试和 AI 辅助验证,并认为随着 AI 辅助设计普及,验证将愈发关键。 







