长鑫存储4F²架构迎来突破 新一代DDR5 RDIMM预计年底推出

在第四届集成芯片和芯粒大会上，长鑫存储总裁曹堪宇博士发表主题演讲，对外披露4F² DRAM架构研发取得重大进展，同时官宣，融合自研器件、4F²架构以及混合键合等多项前沿技术的新一代DDR5 RDIMM产品，预计将于2026年底正式亮相。

4F²被视作下一代DRAM核心技术路线，对比当前行业主流6F²架构，可大幅提升单位面积存储密度，是存储芯片实现性能跃升的重要方向。据介绍，长鑫自成立之初便启动4F²架构的研究与专利布局，相关公开专利族超300件，专利储备处于海内外厂商前列。企业分别于2021年发布国内首篇4F²架构学术论文，并持续在2023、2025年对外输出阶段性研发成果，持续夯实底层技术根基。

自研VSG垂直包围栅晶体管，是长鑫4F²架构最核心的底层创新。该晶体管采用垂直包围沟道结构，强化栅极控制能力，有效解决传统制程微缩带来的短沟道效应、器件漏电两大行业难题。DRAM依靠电容电荷存储数据，漏电过高会造成电荷流失，引发数据出错、系统故障；行业常规方案依靠频繁刷新补偿漏电，却带来功耗抬升、带宽被挤占等副作用。VSG垂直晶体管通过器件结构革新，在缩小单元面积、提升存储密度的同时，改善内存整体的性能功耗表现。

从6F²到4F²架构，是DRAM晶体管由水平向垂直竖立布局的根本性变革，原有工艺流程无法直接复用，需要对字线金属化、位线成型、结激活等全套关键工艺重新开发优化。

针对早期4F²架构性能受限的行业痛点，长鑫通过DRAM与CMOS工艺解耦+晶圆级混合键合三维集成方案实现破局。过往二维架构中存储阵列与外围逻辑电路共用一套制造工艺，制约芯片速度表现。混合键合技术将存储单元、逻辑电路分开制造，再通过晶圆级键合完成高速互联，能够分别优化存储密度与逻辑电路性能。

资料显示，长鑫从2019年启动混合键合技术自主研发，公开专利数量跻身全球前十；2025年在IEDM国际会议发布论文，完成12英寸晶圆平台DRAM与CMOS晶圆级键合实验验证，完成关键技术验证。

此次长鑫将4F²架构首款落地产品选定为DDR5 RDIMM服务器内存，直面服务器领域严苛的技术门槛。服务器内存需要满足7×24小时不间断运行、支持带电热插拔、跨平台多硬件大规模兼容性验证，对信号完整性、稳定性、容错能力要求远高于消费级内存。不同于消费内存侧重读写速度，服务器RDIMM核心诉求是持续稳定、零误码、广泛适配各类硬件平台，工程实现难度极高。