[研究内幕] 目标是高性能超高3D NAND... CTI创新技术，从研究扩展到量产

SK海力士以“全栈式人工智能内存创造者”为愿景，在HBM（高带宽内存）、AI‑D（DRAM）和AI‑N（NAND闪存）等内存的各个领域，均推出了针对AI系统优化的解决方案。

这一切的基础，正是全体员工辛勤耕耘所取得的各项创新技术。为此，新闻室将推出【Research Inside】系列，介绍这些技术的源头以及支撑这一愿景的研究论文。

首期将聚焦于在176层以上超高层3D NAND堆叠环境下，突破微缩极限的技术。

【论文链接】

∙ 标题：一种高度可扩展的隔离型电荷陷阱氮化物层，应用于176层3D NAND闪存，具有优异的阈值电压分布与电荷保持特性

∙ 发表：2025年IEEE国际电子器件会议（IEDM）

∙ 作者：SK海力士材料开发团队TL晋相完

( 摘要 ) | ( 全文 )

提升3D NAND闪存容量的传统方法是提高单元的堆叠层数。然而，随着堆叠高度的增加，工艺难度不断攀升、成本压力日益加大，业界逐渐转向通过缩小单元尺寸，在相同高度下容纳更多单元的方向。

也就是说，在总体高度不变的前提下，缩小层间间距、提升堆叠层数，从而实现高容量。但随着单元尺寸的缩小，上下单元之间的间距也随之变窄，由此引发的电气串扰问题愈发突出。

CTI技术正是在这样的背景下应运而生。

• 单元（Cell）：半导体中最小的数据存储单位

研究背景：单元形成与微缩的瓶颈

要理解这项研究，首先需要了解单元的制造过程。采用垂直堆叠方式的3D NAND可通过多种工艺实现。SK海力士目前基于CTN*工艺来制造NAND单元。

• CTN（电荷陷阱氮化物）：一种将电子（数据）存储于绝缘介质——氮化物薄膜中的技术。相比将数据存储于导体上的浮栅技术，CTN能够在降低单个单元面积的同时，提升读写性能。

▲ 【图1】NAND闪存单元的形成过程

NAND单元是如何制造的？

如图1所示，在晶圆上交替堆叠多层硅氮化物和硅氧化物薄膜，其厚度仅为数十纳米，如同将一张张超薄“纸片”精密叠合。随后，沿垂直方向深钻出通道孔，并在孔壁内侧依次涂覆阻挡氧化层、用于存储电子的CTN层、隧穿氧化层以及多晶硅。

经过上述工序，单元便宣告成型。再将这些单元逐层堆叠至100层、200层、甚至300层，即构成3D NAND。

• 电子：带有负电荷（–）的粒子；在NAND中，根据存储的电子数量，单元被划分为“0”或“1”状态。

缩小单元尺寸会带来哪些问题？

缩小单元尺寸、拉近上下单元间距以提升密度固然能够增加存储容量，但随之而来的却是严重的单元间串扰（Cell to Cell Interference）。

单元内部电子产生的电场会干扰相邻单元，导致阈值电压（Vth）畸变以及电子迁移错误等问题。

阈值电压（Vth）是指使单元“导通电流所需的最低电压”，存储的电子越多，阈值越高；反之则越低。NAND在读取数据时，正是通过判断该阈值电压的高低来识别存储的内容。

因此，一旦Vth发生畸变，就会造成数据读取错误。此外，单元间距越小，不仅串扰加剧，存储的电子还可能泄漏到邻近单元，进而导致数据失真。

▲ 【图2】传统CTI的应用流程

为解决这一难题，CTI（电荷陷阱氮化物隔离）技术应运而生。如图2所示，在利用CTN存储电子时，CTI通过刻蚀硅氮化物薄膜，并将其作为隔断（Isolation）加以利用。

以往的CTN工艺是连续制备的，而CTI则借助隔断实现了上下CTN层的物理隔离。应用CTI后，即使单元间距缩小，仍能维持运行可靠性并提升电荷保持能力。

正因如此，关于CTI技术的讨论在过去十余年间一直持续进行。

研究成果：突破NAND微缩瓶颈，176层新CTI技术落地

尽管CTI研究已开展多年，却迟迟未能投入量产，原因在于该技术本身存在局限性。传统的CTI工艺是在刻蚀硅氮化物薄膜以形成“口袋”（空腔）后，再将CTN材料封入其中。

然而，这种工艺在刻蚀过程中会导致通道孔口径扩大。

▲ 【图3】通道孔直径对数量（集成度）的影响

由于NAND结构的特点是单个长条形通道孔内容纳数百个单元，因此通道孔口径一旦扩大，相同面积内所能容纳的通道孔数量就会减少，进而导致集成度下降。

此外，由于刻蚀量在晶圆整体上难以均匀控制，形成的“口袋”大小不一，这也是CTI技术亟待解决的问题。正因如此，传统CTI仅停留在技术验证层面，难以实际应用于产品。

▲ 【图4】新型CTI的应用流程

SK海力士的新型CTI技术有何不同？

新CTI采用“沉积”氧化物绝缘屏障的方式形成“口袋”，并在其中填充CTN材料。由于无需刻蚀硅氮化物薄膜，通道孔口径不会扩大，从而在不损害NAND集成度的前提下实现了CTI结构。

同时，相较于刻蚀工艺，沉积法更有利于确保通道孔上下端尺寸的一致性。研究团队在176层全堆叠范围内实现了均匀的特性分布，一举解决了原有工艺参差不齐的问题，并验证了量产可行性。

▲ 【图5】传统与新型CTI的特性对比

应用新型CTI技术有哪些优势？

本项研究的最大意义在于，真正实现了“CTI技术的商业化”。以往的CTI仅在10层规模下进行测试，而SK海力士则在全球首次成功将CTI结构应用于量产级176层NAND，使单元间串扰降低了30%以上，数据保持能力提升了45%以上。

得益于此，阈值电压分布更加均匀，数据读取的可靠性显著提升；电子迁移现象大幅减少，器件的长期耐久性也得到极大增强。在此基础上，我们得以在不担心阈值电压畸变与电子迁移错误的前提下，将单个单元尺寸压缩10%以上，进一步提升NAND的集成度。

公司认为，这项技术将成为突破垂直堆叠微缩瓶颈的“核心利器”。

研究要点：创新技术，轻松理解新型CTI

▲ CTI的核心概念

存储电子的CTN在各单元之间并非完全隔离，而是连续相连。不妨将其比作一张没有隔断的长桌：单元相当于固定的座位，而数据则是摆在座位上的书。

由于缺乏隔断，书籍常常会侵占邻座的空间，让人难以分辨哪本书属于自己的座位（0），哪本又属于邻座（1）。当座位间距缩小时，书籍更容易混杂在一起，甚至连邻座的细微动作也会造成干扰。

而CTI正是为这张长桌明确划分座位的技术。SK海力士在完整保留原有桌面形态的基础上，通过增设隔断来重新划分座位。这样一来，即便座位排列得再紧凑，也不会导致书籍混杂或干扰邻座的动作。

将这一技术应用于176层NAND，为高密度NAND的开发指明了新的方向。

迷你访谈：CTI技术的现状与未来

在本次研究结束后，材料开发团队TL晋相完表示：“能够为一度被认为陷入僵局的微缩技术开辟新的可能性，这是一项极具意义的研究。”新闻室也就相关技术趋势及未来目标采访了晋TL。

问：CTI技术的发展态势如何？

CTI的效果早已在业界得到充分验证。当前业界的关注焦点已转向“如何在高堆叠层数上实现实际应用”。此外，降低工艺成本也是核心课题之一。

特别是在分离CTN的过程中，为确保单元尺寸与形状的均匀性，众多企业正集中研发新型沉积技术和新材料。

问：SK海力士此次新型CTI技术的研发有何重要意义？

以往的CTI研究大多停留在概念验证阶段，而本次研究则是在量产规模上实现重大突破的高难度任务。其间曾多次出现不可预测的不良现象，甚至一度令人怀疑其是否具备实际落地的可能性。

但凭借器件、工艺、TCAD/建模*以及材料领域的专家们组建的联合攻关团队，经过反复的多维度分析与仿真验证，最终克服了各项技术瓶颈。

我们坚信，这一项目将对未来NAND领域的研发方向产生深远影响。

• TCAD（计算机辅助工艺设计）/建模：利用计算机模拟并预测半导体器件结构与运行特性的仿真技术

问：继本次新型CTI研究之后，接下来还将推进哪些项目？

目前我已从“器件”开发岗位转至“材料”开发部门，继续积累相关经验。正是在参与工艺与器件研发的过程中，深切感受到新材料的重要性，这也成为我调整岗位的契机。

今后，我将以对材料的深入理解为基础，优化工艺与器件设计，最终致力于构建一个集工艺、器件与材料于一体、有机联动的“半导体生态系统”。

隐藏常见问题微数据